当K=1,J=1时,JK触发器的输出为______

#includemain(){intk,j,m;for(k=5;k>=1;k--){m=0;//因为这里m=0所以前面多次循环都是无效的for(j=k;j再问：没懂啊。我的算法是：m=m+k*j么，就

1、先执行第一个for循环,j=1,p=1,再执行嵌套的for循环,由限制条件看看k再问：请问。。。为何第二个for循环要执行2（或3）次？谢谢您的解答~~再答：第二个for循环执行次数是由k

再问：我想问cp脉冲不是和j波形边沿重合了吗，j与cp同时变化这时该怎么判断再答：按1，同时变化，看见j变化为什么了

k=1,j=1;第一次循环：k=1,j

Jack、Kilby美国人JackSt.ClairKilby（杰克.基尔比）,集成电路发明者,J-K触发器是以杰克.基尔比命名的.

因为JK取值有不同情况.当J=D,K=D非,JK触发器与D触发器逻辑功能相同.当J=K=T,JK触发器与T触发器逻辑功能相同.当J=K=1,JK触发器与T＇触发器逻辑功能相同

设inti=2,j=1,k=3i&&(i+j)&k|i+j+运算符优先级最高i&&3&3|3&运算符优先级次之i&&3|3|运算符优先级再次i&&32&&3&&运算符优先级最低1

D的激励方程是Q*=DJK触发器的激励方程是Q*=JQ'K'Q所以用JQ'K'Q作为D触发器的输入就OK了反过来,Q*=D=DQ’DQ所以令J=DK=D’就可以将JK转化为D了UNDERSTAND?

触发器是具有记忆功能的二进制存储器件,是各种时序逻辑电路的基本器件之一.其结构有同步、主从、维持阻塞等三种电路.触发器按功能可分为RS触发器,JK触发器,D触发器和T触发器等；按电路的触发方式可分为主

图呢?

1、对于JK触发器,输入J＝0,K＝1,CLK脉冲作用后,触发器的次态应为（a）.A:0B:1C:QnD:不确定2、图2所示器件是什么类型的集成计数器?（无图）.A:同步二进制加法B:异步二进制减法C

JK D触发器真值表

D触发器1.D触发器真值表DnQn+100112.考虑“清零”和“预置”后的D触发器真值表清零（CLR=1）预置（PR=1）无预置（PR=0）无清零（CLR=0）DT：=D*/CLR+PR01DC：=

J值不为1,可以看到图中J是与Q'相连的,所以J=Q',【Q'就是Q反,K'就是K反】（可看到图中触发器为CP下降沿触发的,也就是在CP从1下降为0的时候,JK触发器有这样的变化：Q*=JQ'+K'Q

D触发器的状态方程是：Q*=D；jk触发器的状态方程是：Q*=JQ'+K'Q.让两式相等可得：D=JQ'+K'Q.用门电路实现上述函数即可转换成为jk触发器.你看下图就

JK触发器的特征方程:Qn+1=J*Qn的逆+K的逆*Qn主从JK触发器、边沿JK触发器,边沿D触发器属于脉冲单元电路的范畴

给你个参考,第7页,你自己去研究吧http://wenku.baidu.com/view/0400a177a417866fb84a8e35.html是好是坏,也没个回音,真不够意思

法计数器.7.3.1异步计数器一,异步二进制计数器1,异步二进制加法计数器分析图7.3.1由JK触发器组成的4位异步二进制加法计数器.分析方法:由逻辑图到波形图(所有JK触发器均构成为T/触发器的形式

这个解释起来很麻烦的,数电书上都有,而且考试也不会考原理部分,知道如何应用就可以了.而且JK触发器是CP下降沿有效.

cross("macd.dif","macd.dea")andref("macd.dea",1)=ref("macd.dea",1);;

Jk触发器:JK（Jump-Key）flip-flop相应的有RS触发器：RS(Reset-Set)flip-flopT触发器：T(Toggle)flip-flop使用触发器作flip-flop的译名

当K=1,J=1时,JK触发器的输出为_______