BCD码加法电路图指教 数字电路
来源:学生作业帮 编辑:作业帮 分类:数学作业 时间:2024/07/09 07:12:22
BCD码加法电路图指教 数字电路
BCD码加法电路图中的 “加6修正电路” 是怎么设计出来的?
已知需要一个 “加6修正电路”,但是不知道怎么画,那些与非门怎么设计的?
![](http://img.wesiedu.com/upload/7/f4/7f42f78c22159c06a37ad49093c81a9d.jpg)
BCD码加法电路图中的 “加6修正电路” 是怎么设计出来的?
已知需要一个 “加6修正电路”,但是不知道怎么画,那些与非门怎么设计的?
![](http://img.wesiedu.com/upload/7/f4/7f42f78c22159c06a37ad49093c81a9d.jpg)
要知道BCD数是用四位二进制数来表示一位十进制数,那么两位BCD数进行加法时(和的范围是0~18),当结果超过9时就超过了一位BCD数的表示范围(0~9),这时需要用两位BCD数来表示该结果.比如3+8=11,用BCD码相加表示为 0011 + 1000 所得结果为1011,显然1011并不在一位BCD码的表示范围内,当给1011加上6(也就是0110时),得到的结果为 10001,也就是两位BCD数表示的11.总结,当两位BCD数相加的结果大于9时,需要进行加6修正.设计该“加6修正逻辑”的过程为:卡诺图法:五变量的卡诺图,C0 F4 F3 F2 F1.用F表示结果,当F = 1时,表示需要作加6修正.
说明:C0 F4 F3 F2 F1为两位BCD数进行二进制相加后得到的结果(范围为0~18,因此需要5位二进制数来表示).当C0为1时,也就是说相加结果大于15(在16~18之间),此时需要加6修正,F = 1.当C0为0时,表示所得结果在0~15之间,这时当结果也大于9时,需要加6修正,F = 1.由于这里不方便画卡诺图了,就直接上结果:F = C0 + F4&F3 + F4&F2对上面的 F 的表达式变换一下就行了,变成只用与非门表示的形式."~" 表示 “逻辑非”F= ~[~(C0 + F4&F3 + F4&F2)] = ~{ ~C0 & [~(F4&F3)] & [~(F4&F2)] }
说明:C0 F4 F3 F2 F1为两位BCD数进行二进制相加后得到的结果(范围为0~18,因此需要5位二进制数来表示).当C0为1时,也就是说相加结果大于15(在16~18之间),此时需要加6修正,F = 1.当C0为0时,表示所得结果在0~15之间,这时当结果也大于9时,需要加6修正,F = 1.由于这里不方便画卡诺图了,就直接上结果:F = C0 + F4&F3 + F4&F2对上面的 F 的表达式变换一下就行了,变成只用与非门表示的形式."~" 表示 “逻辑非”F= ~[~(C0 + F4&F3 + F4&F2)] = ~{ ~C0 & [~(F4&F3)] & [~(F4&F2)] }
一道数字电路题,用T触发器设计一个带进位标志的余3BCD码同步加法计数器,要求列出状态表,求出电路的驱动方程和输出方程.
数字电路电路图小问题求解
求解数字电路的题请自行选择合适器件,设计一个五进制加法计数器,要求画出状态转换图及逻辑电路图?
bcd-252mjv电路图
数字电路求下图的实际电路图
数字电路的试题十进制数56的十六进制数是_____,8421BCD码是____判断题1.BCD码即8421码( )2.C
数字电路设计:试用数值比较器74HC85设计一个8421BCD码有效性测试电路,当输入为8421BCD码是,输出为1,否
用T触发器设计一个带进位标志的余3BCD码同步加法计数器.
数字电路基础化简题 Y=AB+AC+BCD+ABD
FPGA 数电 如何用74160加法计数器 实现 模13BCD码计数器 模13BCD码计数器的真值表如图示
求一种控制电灯的电路图(数字电路)
求最简单且实用的数字电路振荡器电路图.