作业帮 > 综合 > 作业

两个门电路输出端并接的条件是什么?如果并接了会怎么样?

来源:学生作业帮 编辑:作业帮 分类:综合作业 时间:2024/07/14 21:02:27
两个门电路输出端并接的条件是什么?如果并接了会怎么样?
集电极开路输出(OC)的TTL器件,或者是漏极开路输出(OD)的CMOS器件可以并联使用,并联的输出端共用上拉电阻或负载,称为“线与”功能,只有并联的输出端全部是高电平,输出才是高电平,OC(OD)门并联也可以用来提高输出电流,增强带载能力.
三态输出(TS)门也可以并联,由控制电路决定各个门的开、关时间.
其他输出结构的逻辑门并联时,会造成逻辑错误,或烧毁器件.
再问: 并接的条件是什么?为什么只有OC.OD门可以,其他门就不可以呢。有详细解释么,大神。
再答: 学习数字集成电路的知识,内部的原理不重要,但是芯片输出、输入的结构及其特性一定要掌握,你百度搜索图片“TTL" 即可,COMS大同小异,只是把三极管换成MOS管。我以TTL为例: (1) 标准的图腾柱输出,上、下管状态相反,始终是一管导通,另一管截止,输出非高即低。 (2)集电极开路输出(OC),没有上管,输出是下管截止或导通。 (3)三态输出(TS),是(1)的改进,多一种输出状态:上、下管可以同时截止,输出是高阻抗状态,如同开路。 如果把标准输出的端子并联,当一个门输出是高电平而另一个门是低电平时,高电平的输出管被低电平的输出管短路到地,管子会烧毁。 OC门输出高电平只是把输出管截止,如果有接上拉电阻则由其提供高电平输出,不影响另一个门输出低电平,你对照结构图分析。 TS门可以关断,如同开路,只要控制逻辑的时序设计正确,任一时刻只有一个门工作,就不会冲突。 掌握这些特性,再多动手做一些实际电路的实验,你就会在实践中理解数字电路的知识,工科是实践的学科,一定要多动手。