Verilog 判断语句

来源：学生作业帮编辑：作业帮分类：综合作业时间：2024/10/06 11:12:42

Verilog 判断语句
assign DVD = (conce &(| sramData)) sramData:YUV;
在某程序中看到了这个语句,其中conce是一位变量,DVD、sramdata、yuv是[7:0]的8位变量 ,（括号里saramdata前面那根竖线是按位与而不是字母L）,这句话对吗,这个按位与左边没有数值,是有什么特殊含义吗?这句的判断条件到底是什么呢

这个竖线不是“按位或” 而是“归约或"（Reduction or）是单目运算符所以只有一个操作数
可参见ieee verilog语法标准的Reduction operators小节
这里是把sramdata的8位依次进行相或运算得到1-bit逻辑值其实就是判断sramdata是否不为全0
这种写法（归约或及归约与）可读性较差不如直接写等于0或1
但是归约异或有时候可以提高可读性

Verilog 判断语句 verilog 中always语句 verilog的repeat语句 verilog语句理解问题关于Verilog always语句的问题在Verilog里边 always@(*)语句是什么意思? verilog语句出现循环赋值怎么解决 verilog语句中的always语句执行顺序问题求解这段verilog语句中的编译错误 verilog 怎么怎么样判断时序电路和组合电路? Verilog中什么是过程语句,有点晕,有什么区别啊本人菜鸟,有个verilog的条件赋值语句的问题,